关键词:
生物反馈
数字信号控制器
嵌入式系统
叠加算法
摘要:
脑电生物反馈机是一种通过采集患者脑部电信号,分析其与疾病活动性及发病类型的关系,诊断大脑内部神经细胞群的生理活动状况的医疗仪器。该医疗仪器已在临床医学中被作为对患者的进一步治疗提供可靠依据的工具,特别是对临床脑部疾病的诊断,对于患者的康复具有重要意义。然而,目前国内设计的脑电生物反馈机大部分基于FPGA+MCU的硬件方案,并将数据传至上位机后再通过算法提取诱发脑电,然而这种方案设计的系统依然存在如下缺陷:在硬件上,系统抗干扰能力不强、同步性较弱和数据传输量大的;在算法上,依然采用传统的叠加平均算法进行信号提取,需要对测试者进行多次刺激获取信号,可能影响到患者神经系统,导致采集信号不准确。针对上述问题,本文提出基于FPGA+ARM+DSP的硬件方案,使系统兼备较强的控制能力和复杂数据处理能力,改善放大器电路部分,提高了抗干扰能力;在DSP中实现提取信号的算法,减轻了与系统通讯负担,以此降低信号失真和提高系统同步性。针对上述提出的设计方案,本文主要工作和创新点如下:在硬件设计方面,论文中分析了系统的核心电路模块的设计;论述了设计电路以实现将算法移植到下位机中的方法;研究了在多芯片的硬件设计方案中,实现各模块之间数据高速传输的过程;研究了如何采用扩展SRAM的方法解决算法移植到DSP平台后需要进行大量数据存储的问题;采用多芯片的方案,虽然增加了电路设计的难度,却减轻了与上位机的通讯负担,系统的性能及同步性得到了改善。在算法设计方面,本文介绍了通过叠加平均算法对ERP进行提取的方法,首先通过IIR滤波器改进了传统叠加平均算法;然后再采用自适应干扰相消原理进一步改进,改进后的算法减少了信号的叠加次数。在算法章节中,通过MATLAB对算法改进前后进行了仿真和分析,验证了改进后的叠加算法对ERP的提取效果的优势。在程序设计方面,主要介绍了信号采集模块的实现、在多个芯片之间的总线互连通讯接口模块的设计。研究如何通过FPGA的内部FIFO缓冲模块实现DSP、FPGA和ARM之间的数据高速传输;并通过流程图将各模块实现过程进行描述和分析。